



Kosten sparen durch Constraint Management

Bricht man das Design einer Leiterplatte auf seine beiden grundsätzlichen Funktionen herunter, dann geht es zum einen um das Erfassen und Dokumentieren der elektrischen Funktion über einen Stromlaufplan. Zum anderen ist im Layout alles so zu verdrahten, dass alle Vorgaben eingehalten und das Design produziert werden kann. Durch fortschreitende Miniaturisierung in der Elektronik und eine höhere Funktionsdichte sowie größere Anforderungen an die Zuverlässigkeit einer Leiterplatte steigt die Anzahl der Designregeln exponentiell an. Gleichzeitig werden die Entwicklungszeiten kürzer. So hat die effektive Verwaltung und Einhaltung aller Designregeln heute eine Schlüsselposition in der Leiterplattenentwicklung eingenommen.

„Früher war alles einfacher“. Diesen Satz hört man im Zusammenhang mit der Leiterplattenentwicklung häufig. Einst gab es einen lokalen Fertiger, der Layouter hatte die groben Vorgaben für die Fertigung im Kopf und konnte die Layouts erstellen. Vom Entwickler bekam er für die wenigen einzuhaltenden Regeln handschriftliche Notizen. Heute ist es anders. Designregeln sind komplexer und umfangreicher geworden und widersprechen sich sogar teilweise gegenseitig. Die Anzahl der zu beachtenden Designregeln steigt ähnlich wie bei Moores Law; das entspricht einer Verdopplung der Anzahl der zu beachtenden Regeln alle zwei Jahre. Die Toleranzen der Designregeln werden mit jedem Technologiesprung enger. Kleinste Verletzungen der Vorgaben können heute schon dazu führen, dass eine Schaltung nicht mehr

zuverlässig funktioniert. Aus den Richtlinien und Notizen von damals sind eine Vielzahl komplexer Regeln geworden, die teilweise durch Simulationen optimiert wurden.

Was sind Designregeln?

Unter Designregeln (Design Rules) versteht man die Vorgaben für das Layout von Leiterplatten. Physikalische Vorgaben kommen aus der Fertigung, Bestückung und dem Test. So gibt es minimale Abstände und Leiterbahnbreiten, die nicht unterschritten werden dürfen, da kleinere Strukturen im chemischen Ätzprozess nicht aufgelöst werden können. Eine Herstellung ist in dem Fall nicht sichergestellt und es kann zu Kurzschlüssen und Unterbrechungen kommen. Weitere Regeln aus der Fertigung sind minimale Abstände von Bohrung zu Bohrung, Abmessungen für Restringe oder Abstände zu Fräs- oder Ritzkanten. Diese Abstände sind abhängig vom verwendeten Fertigungsprozess und den Maschinen.

Aus der Bestückung kommen die Regeln für das Platzieren und Testen. So gibt es unterschiedliche Abstände, je nachdem in welchem Winkel und mit welchen Nachbarn ein Bauteil platziert wird. Zum Beispiel müssen niedrige Bauteile zu hohen Bauteilen einen größeren Abstand einhalten, da diese sonst nicht bestückt werden können.




Bild: Abschattung bei AOI

Je nachdem, welches Testverfahren verwendet wird, gibt es besondere Regeln für die Abschattung bei automatischer optischer Inspektion (AOI) oder der mechanischen Zugänglichkeit mit Prüfnadeln oder Testadaptern.

Neben den physikalischen Abständen kommen auch elektrische Vorgaben hinzu. So sind bei höheren Spannungen größere Abstände zwischen zwei Leitungen notwendig, die ein Überspringen als Luft- oder Kriechstrecke verhindern. Bei höheren Strömen sind größere Leitungsquerschnitte erforderlich, die sich durch dickeres Kupfer und/oder breitere Leiterbahnen umsetzen lassen.

Für Signale mit steilen Flanken bzw. hohen Taktraten zur Datenübertragung (High-Speed) sind impedanzkontrollierte Leiterbahnen erforderlich, die sich durch einen geeigneten Lagenaufbau und genau definierte Leiterbahnbreiten umsetzen lassen. Auch Längen, Topologien, zugelassene Durchkontaktierungen und ein definierter Rückstrompfad sind einzuhalten. Alle

diese Regeln werden typischerweise schon in einem frühen Entwicklungsstadium im Stromlaufplan definiert.

Constraint Manager

Ein Constraint Manager ähnelt auf den ersten Blick einer Excel-Tabelle. Jeder elektrischen Verbindung (Netz) können verschiedene Regeln zugewiesen werden, wie Breite, Länge oder maximale Anzahl an Durchkontaktierungen. Aber ein Constraint Manager ist viel mehr als nur eine Tabelle. Er ist tief in den gesamten PCB Design Flow sowie die Designtools integriert und dient als Grundlage für die Regelprüfungen (Design Rule Checks, DRC). Moderne Designtools wie OrCAD und Allegro untersuchen bereits während der Designer seine Bauteile platziert oder Leitungen verlegt in Echtzeit, ob die Regeln eingehalten werden und gibt bei Verstößen sofort Rückmeldung durch visuelle Markierungen und detaillierte Textinformationen.

Werden beim Platzieren von Bauteilen beispielsweise zwei Komponenten so weit auseinander platziert, dass die Regel für die maximale Länge selbst bei einer direkten Verbindung verletzt wird, gibt es sofort einen DRC-Fehler. Durch Umplatzieren lässt sich der Fehler direkt vermeiden.

Beim Verlegen von differentiellen Leitungen einer PCI Express Schnittstelle können über drei eingblendete Displays die Werte für Leitungslänge (Propagation Delay), statische und dynamische Phasentoleranz angezeigt werden. Die differentiellen Leitungen lassen sich damit solange abgleichen, bis alle Regeln eingehalten sind.




Bild: Dynamische Anzeige des Laufzeit DRC-Fehlers. Im rechten Bild ist der Fehler behoben.

Der Nutzen des Constraint Managers steigt und fällt mit der Anzahl der eingegebenen Regeln. Je mehr Regeln in einem Design zu beachten sind, desto größer ist der Nutzen eines zentralen Constraint Managers, um den Überblick über alle Regeln zu haben. Und je mehr Vorgaben das Tool im Hintergrund prüft, desto besser ist später die Qualität des Designs.

Vorteile eines zentralen Constraint Managers

Der Constraint Manager ist zentral im Flow mit Schaltplan, Layout und Simulation integriert.

Als Cadence den Constraint Manager im Jahr 2000 als erste EDA-Firma einführt, standen die elektrischen Regeln im Vordergrund. Vor der Einführung gab es durch die unterschiedliche und doppeldeutige Verwendung von Begriffen und Maßeinheiten durch Entwickler, Einkäufer, Layouter und der externen Fertigung oftmals Missverständnisse und damit fehlerhafte Designs. Durch die zentrale Verwaltung der Regeln wurden die Begriffe vereinheitlicht und es gab nur noch einen Ort für die Regeln (Single Source of Truth). Somit wurde die Verwendung von veralteten Regeln und Anweisungen ausgeschlossen und es gab keine Verwirrungen aufgrund unterschiedlicher Regelbezeichnungen mehr. Auch die Inkonsistenzen durch Änderungen zwischen dem Stromlaufplan, PCB Layout und anderen am PCB Flow beteiligten Werkzeugen ist damit ausgeschlossen. Alle Team-Mitglieder verwenden immer die gleichen Werte für dasselbe Objekt im Stromlaufplan und PCB Layout.

Aufgrund der vielen Vorteile ist Constraint Management heute ein Muss für professionelle PCB Design Software. Cadence hat diese Technologie seit der Einführung vor ca. 20 Jahren Schritt für Schritt verbessert und perfektioniert.

Im gleichen Maße, wie die Zahl der elektrischen Regeln stieg, erhöhte sich auch die Zahl der physikalischen Regeln. Mittlerweile werden alle Regeln im Constraint Manager verwaltet.

Für eine normale Leiterplatte mit einer CPU, Speicher und Schnittstellen kann die Anzahl der zu beachtenden Regeln schnell über 10.000 steigen. Im ersten Moment scheint diese Zahl der Regeln eher unübersichtlich. Um diese Zahl zu verwalten werden hierarchische Regelsätze verwendet. So können in einem Regelsatz z. B. alle Parameter eines differentiellen Signals beschrieben werden. Anschließend wird der Regelsatz auf alle Leitungen eines Datenbusses angewendet. So wurden in Sekunden alle Regeln an alle Netze zugewiesen. Durch die Hierarchie wird die Regel vom Datenbus auf alle untergeordneten Netze vererbt.

In gleicher Weise kann der Mindestabstand zwischen Leitungen und anderen Kupferelementen von 100 µm einmal für das ganze Design definiert werden und alle Busse, Netze und erweiterte Netze (X-net) erben den gleichen Wert. Ist für die Stromversorgung aber ein größerer Abstand erforderlich, so kann der vererbte Wert an den betroffenen Leitungen gezielt überschrieben werden. Für mehr Übersichtlichkeit werden die Werte überschriebener Standardregeln in blau gekennzeichnet.




Bild: Hierarchisches Vererben oder Überschreiben von Regeln

Regeln werden an der Spitze der Hierarchie einmal definiert und an alle darunterliegenden Elemente vererbt. Ebenso werden Regeländerungen von unten nach oben konsistent, schnell, automatisch und somit fehlerfrei überschrieben.

Internationale und interdisziplinäre Teams können sich die Werte in der bevorzugten Ansicht darstellen lassen. Die Leitungslänge kann zwischen mil und mm umgeschaltet werden oder der Entwickler kann die Signallaufzeit über Innen- und Außenlagen in Nanosekunden sehen. Die eigentliche Regel bleibt unverändert. Die Umrechnung findet im Constraint Manager mit Hilfe eines Field Solvers im Hintergrund statt und in der Ansicht kann zwischen Zeit und Länge gewechselt werden.

Auch komplexe Regeln wie die Gleichlänge von Signal- oder Adressleitungen in einem Bus pro Bytegruppe und den Bytegruppen untereinander werden z. B. einmal für die PCI Express Schnittstelle definiert und als Regelsatz im Design zugewiesen. Die Regel kann automatisch mit den Pin-Delays der ICs verrechnet werden und der Layouter kann sein gesamtes Timing-Budget sehen. Die Vorgaben lassen sich auch zum automatisierten Längen- oder Phasenabgleich mit AiDT (Delay Tune) und AiPT (Phase Tune) nutzen.

Im Designreview kann schnell abgeglichen werden, ob alle Regeln aktuell und auch allen erforderlichen Netzen zugewiesen sind. Da die Regelsätze selbsterklärende Namen haben, wie beispielsweise „230V-Netz“, „10A, max+30°C“, „PCI-EXP-IMP“, können sehr schnell hunderte Regeln mit einem Blick überprüft werden.

FlowCAD_Board_1			FlowCAD_Board_2			
Objects		Line To	Line Width		Vias	
Type	S	Line	Min	Max		
		mm	mm	mm		
Dsn	FlowCAD_Board_1	0.0000				
NClS	DESIGN (510)	0.1000				
Net	230V_PE	6.0000				
Net	230V_IN	6.0000				
Net	230V_GND	6.0000				
Net	12V	0.1000				
Net	5V	0.1000				
FLTR						
Net	LVDS_CLKN1	0.1000	0.1000	5.0000		
Net	LVDS_CLKP1	0.1000	0.1000	5.0000		
Net	MOTOR_U-PHASE	4.0000	4.0000	5.0000	VIA24C08	
Net	MOTOR_V-PHASE	4.0000	4.0000	5.0000	VIA24C08	
Net	MOTOR_W-PHASE	4.0000	4.0000	5.0000	VIA24C08	
Net	N00305	0.1000	0.1000	5.0000		
Net	N00359	0.1000	0.1000	5.0000		

Bild: Übersicht mit Beispiel-Regelsätzen mit selbstsprechenden Namen

Wiederverwendung von IP (Geistiges Eigentum)

Regelsätze lassen sich in der Bibliothek ablegen und bei anderen Designs wieder anwenden. Die Regelsätze können flexibel gehalten werden, so dass sie sich auch bei unterschiedlichen Lagenaufbauten anwenden lassen. Das Wiederverwenden von bewährten Regelsätzen hat den großen Vorteil, dass Regeln nicht immer neu definiert werden müssen und so mit der gleichen Qualität in mehreren Designs verwendet werden können. Das spart Zeit und vermeidet Fehler gegenüber einer mehrfachen manuellen Erstellung der Regeln.

Bei den Design for Manufacturing (DfM) Regeln können unterschiedliche Regelsätze, je nach Fertiger, Bestücker oder Testverfahren, einem Design zugewiesen werden. Wenn ein Design für zwei Bestücker keine Fehler aufweist, lassen sich beide Bestücker als Second Source verwenden.

Einmal entwickelte Constraint Sets können auch von unerfahrenen oder neuen Team-Mitgliedern eingesetzt werden. Dadurch profitieren sie und das Unternehmen von dem Wissen, das in den Constraint Sets gespeichert ist. Die Entwicklung von Constraint Sets für Protokolle wie DDR X, PCI oder anderen Anwendungen kann zu einer Know-how-Datenbasis ausgebaut werden. Dadurch wird die IP (Geistiges Eigentum) eines Unternehmens gesichert.

Die Constraint Sets kann man sich wie ein Baukasten System vorstellen, aus dem der Designer die für sein Design relevanten vordefinierten und vorqualifizierten Regelsätze zusammenstellen kann.

Qualität in der Fertigung

Fertigungsprozesse lassen sich durch Designregeln beschreiben. Je mehr Regeln definiert und eingehalten wurden, desto besser passen die Designdaten zur Fertigung. Anwendbare Regelsätze und DRCs in Echtzeit im Layout stellen für den PCB Designer keinen zusätzlichen Zeitaufwand dar.




Bild: Unterschiedliche Regeln für die Produktionsmaschinen

Neben den unternehmensspezifischen Fertigungsregeln können DfM, DfT sowie DfF-Regeln auch über das DFM-Portal (www.flowcad.de/dfm) online beim Hersteller angefragt und die Regelsätze in OrCAD oder Allegro importiert werden. In OrCAD werden ca. 200 unterschiedliche DfX-Regeln verwendet. Höhere Allegro-Ausbaustufen bieten einen noch detaillierteren Regelsatz mit ca. 2500 Regeln. Die Regeln prüfen die speziellen Vorgaben des Leiterplattenherstellers und berücksichtigen hierbei unter anderem Maschineneigenschaften, wie Abstände zu Halterungen oder Vorgaben für Bestückungsautomaten oder Toleranzen von Bohrdurchmessern. Je nach Fertigungslinie bei einem Hersteller werden ggf. unterschiedliche Maschinen verwendet, und es müssen z. B. unterschiedliche Abstände eingehalten werden.

Fazit

Das Ziel einer effizienten Entwicklung ist „First Time Right“, also von Anfang an Fehler zu vermeiden, bevor sie überhaupt entstehen. Die zusätzlichen Kosten, die ein spät im CAD Flow geprüftes und korrigiertes Problem verursachen, lassen sich ohne Aufwand einsparen. Es gibt keinen Zeitverlust durch redundante sowie eventuell fehlerhafte Entwicklung und die Eingabe von Regeln als Properties.

Die Anzahl der Regeln und die anschließende regelkonforme Umsetzung steigert die Designqualität und vermeidet zusätzliche Kosten sowie Zeitverlust durch Redesigns, Prototypen und Tests.

Mehr Informationen

www.FlowCAD.de