FlowCAD EDA Software für PCB, FPGA, Package und ASIC Design FlowCAD

XJDeveloper Datenblatt

XJTAG XJDeveloper
XJDeveloper zum einfachen Setup

XJDeveloper führt Schritt für Schritt durch das Test-Setup für JTAG und Non-JTAG-Bauteile. Netzlisten von einer oder mehreren Leiterplatten können eingelesen und miteinander verbunden werden. Nachdem man die PWR- und GND-Signale zugewiesen hat, weist man jedem JTAG-fähigen Bauteil ein BSDL (Boundary Scan Description File) zu und erzeugt so eine JTAG Chain. BSDL-Dateien sind kostenlos bei Bauteilherstellern erhältlich. Mit einer JTAG Chain können auch Non-JTAG-Bauteile in den Test einbezogen werden.

Nach dem Setup kann ein DFT-Testcoverage-Report erstellt werden. Dies ist möglich bevor die Leiterplatte geroutet oder produziert wurde. Eine Liste der ungetesteten Netze kann zu OrCAD Capture exportiert werden, damit an diesen Netzen Testpunkte zugewiesen werden können.

Im XJDeveloper lässt sich die Pinbelegung eines JTAG-Steckers für den Test mit XJLink2 überprüfen. Anschließend können die Tests ausgewählt werden, die man durchführen möchte: