Advanced Packaging    

Wenn Unternehmen selbst ihre eigenen ICs herstellen ist das Packaging eine besondere Herausforderung. Im Gehäuse müssen alle Pins mit den IOs auf dem Siliziumchip verbunden werden. Auch hier gilt es gewisse Vorgaben wie z.B. gleiche Lauflängen, Impedanzen oder Stromversorgungslagen einzuhalten.

Die Packaging Werkzeuge von Cadence setzen hier auf dem Allegro PCB Editor auf. Basierend auf derselben Datenbasis und angeschlossen an den Constraint Manager, können im Packaging Tool die neuesten Herausforderungen an ICs im Gehäuse gelöst werden.

Bonding Wire

Mit den Packaging Tools Allegro Packaging Designer und Allegro Packaging SI lassen sich die Vorgaben für Bondage Drähte und Redistribution Layer (RDL) im Package umsetzen. Allegro Package Designer 610 platziert die Landeflächen Pads im Package gemäß den Vorgaben in ein- und mehrfacher radialer, orthogonaler und versetzt orthogonaler Anordnung. Die Längen der Signale im Package werden im Constraint Manager notiert und stehen für PCB Designer als Pin Delay zur Verfügung.

Flip Chip

Der Allegro Package Designer unterstützt die Flip Chip Technologie und kann die Bump Informationen aus den IC Daten lesen um dementsprechend die Anschlüsse im Package zu gestalten.

System in Package

Um ein Maximum an Funktionalität in einem Gehäuse zu vereinen werden verschiedene Funktionsblöcke (RF, digital und Memory) auf einzelnen Chips zusammen wiederum in einem Gehäuse zusammengeschlossen. Der Vorteil hierbei ist, daß feinste Strukturen für Prozessorblöcke verwendet werden können, um noch höhere Taktfrequenzen zu erhalten. Die RF Module hingegen erfordern ganz andere Strukturen, bzw. Materialien und Prozesse. Der Allegro Package Designer verbindet verschiedene Blöcke gemäß den Vorgaben miteinander.



Mögliche Kombinationen:

SI-Simulation

Mit Allegro Package SI ist die Simulation des Packages im Hinblick auf Signalintegritätsanforderungen möglich. Elektrische Vorgaben lassen sich bequem über den Constraint Manager eingeben und verwalten. Bewährte Regelsätze können zur späteren Wiederverwendung im- und exportiert werden. Allegro Package SI verfügt über einen Field Solver, der aus dem Aufbau des Packages die Impedanzen der RDLs online berechnen kann und mit den Vorgaben im Constraint Manager online vergleicht. Bei Abweichungen zwischen vorgegebenen Constraints und realer Umsetzung, werden online durch Design Rule Checks (DRCs) im Design angezeigt.