Kostengünstige Entwicklung komplexer Leiterplatten
Dieser Bericht beschreibt einen typischen Entwicklungsablauf einer komplexen Leiterkarte
unter Berücksichtigung der Kosten. Es wird ein Augenmerk auf die einzelnen
Entwicklungsschritte und die Übertragung der Daten zwischen den einzelnen Schritten gelegt.
Der Entwicklungsprozess soll hier exemplarisch anhand der Entwicklung eines neuen
Mobiltelefons beschrieben werden. Der aufgezeigte Ablauf lässt sich in leicht modifizierter
Art auf die Entwicklung jedes beliebigen Gerätes anpassen.
Konzeptionelle Phase
In der konzeptionellen Phase zu Beginn eines Projektes werden meist vom Marketing die
ersten Spezifikationen festgelegt. Aus dieser ersten Liste mit gewünschten Funktionen
(z.B. Triband, WAP, Java, Spiele, Bluetooth, Kamera) werden anschließend die
Spezifikationen verfeinert. Zusätzlich legt das Marketing noch weitere Parameter, wie
zum Beispiel den Liefertermin zum 1. November fest, damit das Weihnachtsgeschäft die
erwünschten Stückzahlen bringt.
Aufteilung in Funktionsblöcke
Bereits mit der Liste aus dem Marketing beginnt die wichtigste Phase in der Entwicklung.
Da später ein ganzes Team parallel an der Entwicklung des neuen Gerätes mitwirkt, werden
so früh wie möglich im Designprozess die einzelnen Funktionsblöcke eingeteilt. Diese
Aufgabe ist besonders schwierig, da überlegt werden muss, ob evtl. bereits in der
Vergangenheit entwickelte Funktionsblöcke oder auch nur Teile dieser Blöcke wieder
verwendet werden können. Wenn z.B. die Stromversorgung gleich bleibt, können die Akkus
und Anschlüsse von vorherigen Modellen übernommen werden und somit die Gesamtstückzahlen
der benötigten Akkus erhöht und die Gesamtkosten des Projekts gesenkt werden.
Die Überlegung, ob durch verschiedene Bestückungsvarianten ein System mit mehreren
Ausfertigungen geplant ist, sollte auch so früh wie möglich getroffen werden. Durch die
unterschiedliche Bestückung ein und derselben Grundplatine lässt sich eine höhere Stückzahl
bei gleich bleibender Bestückung erzielen. Durch selektives Nachbestücken kann auf im
Markt entstandene Trends schnell reagiert werden.
Nach der ersten Vorbetrachtung wird das Gerät in funktionale Blöcke aufgeteilt.
Nachdem die Schnittstellen zur Software und Mechanik definiert sind, beginnt die
eigentliche elektronische Entwicklung. In Concept HDL oder Capture CIS lassen sich die
hierarchischen Strukturen der Funktionsblöcke sehr leicht eingeben und darstellen.
Elektrische Übertragungsprotokolle
An diesem Punkt im Entwicklungsprozess findet die Auswahl der wesentlichen und kritischen
Komponenten und der dazugehörigen Übertragungsprotokolle zwischen den Bausteinen statt.
Bei Datenübertragungsstrecken mit hohen Taktfrequenzen und steilen Anstiegszeiten der
Signale, den so genannten High - Speed oder Transmission - Leitungen, müssen zusätzlich zu
den Protokollen auch die elektrische Beschaltung berücksichtigt werden.
Die schnellsten Signale geben die Art des Leitungsabschlusses vor.
Hieraus ergibt sich auch ein Teil des Lagenaufbaus für die spätere Platine.
Wenn die Leitungsabschlüsse nicht exakt oder widersprüchlich für diesen Anwendungsfall
beschrieben sind, ist es notwendig, das elektrische Verhalten der Übertragungsstrecke zu
simulieren. Hierzu werden so genannte Strom-/Spannungskurven (IBIS Modelle) oder bei
Frequenzen ab 1 GHz Transistormodelle (Spectre oder HSpice) verwendet. Diese Modelle
stellen das elektrische Verhalten der Treiber und Empfänger dar. Mit Hilfe von "What-if" -
Analysen können schnell alle möglichen Toleranzen und Varianten dieser Topologie ermittelt
und daraus die ersten Designregeln aufgestellt werden. Mit Allegro SI
können nicht nur einfache Signalverhaltenweisen simuliert werden, sondern auch das Verhalten
der Signale zueinander, wie Übersprechen oder das Abstrahlverhalten. Dabei werden die
kompletten Signale berücksichtigt, selbst wenn sie über mehrere Einsteckkarten oder
Backplanes gehen.
In der frühen Projektphase sind Überlegungen zur Art der Signalübertragung sehr
kostengünstig, da zu diesem Zeitpunkt im virtuellen Raum quasi Musteraufbauten erstellt
werden und virtuell die verschiedenen Längen oder Anzahlen von Empfängern durchgespielt
werden können. Hier entscheidet der Entwickler schnell, ob er eine Topologie mit
Sternverdrahtung oder Daisy Chain bevorzugt.
Designregeln
Sobald ein Entwickler eine elektrische Eigenschaft für das spätere Design erarbeitet hat,
sollte er diese Vorgabe als Designregel in einen durchgängigen und toolübergreifenden
„Constraint Manager" eingeben. Der Constraint Manager ist eine zentrale Datenbasis,
in der die Regeln für das Design gesammelt und verwaltet werden und alle Allegro - Module
im Laufe des Designprozesses auf die enthaltenen Regelwerte zugreifen können.
Es ist wichtig, dass die Regeln allen an dem Design beteiligten Entwicklern gleichzeitig zur
Verfügung stehen. Einige Regeln werden im Laufe der Entwicklung genauer spezifiziert.
Somit ist ein Protokollieren der Änderungen essentiell. Ein stetiges Verfeinern der Regeln
ermöglicht es, die späteren Fertigungstoleranzen zu berücksichtigen und dennoch sicherzustellen,
dass das Design später einwandfrei funktioniert.
Wahl der richtigen Bauteile
Die Wahl der richtigen Bauteile wird nicht nur nach elektrischen Vorgaben getroffen.
Vielmehr ist es in einer reibungslosen und kostenoptimierten Produktion notwendig,
dass die Entwickler an die finanzbuchhalterischen Informationen angeschlossen sind.
Informationen wie Preis, Verfügbarkeit, Lagerbestand und bevorzugtes Bauteil sind bei
der Wahl der richtigen Komponenten heutzutage wichtige Parameter. Die Daten kommen aus
Systemen wie SAP oder Oracle, und werden regelmäßig aktualisiert bzw. sind online für den
Entwickler verfügbar. Die umfassende Anbindung des gesamten Flows an ein Product
Lifecycle Management (PLM) - System wird sich in naher Zukunft immer mehr durchsetzen.
Bibliotheken
In Bibliotheken werden die verwendeten Bauteile verwaltet. Es wird ein Symbol für den
Schaltplan benutzt, der nur die abstrakte Funktion des Bauteils wiedergibt. Zusätzlich
werden ein oder mehrere physikalische Footprints für ein Bauteil angelegt. Hier kann es
zu alternativen Footprints kommen, da ein und derselbe Widerstand liegend oder stehend
und in verschiedenen Technologien (Through Hole, SMD) die gleichen elektrischen
Eigenschaften haben kann. Bei der Erstellung der Bauteile werden im PCB Librarian
benutzergeführte Eingabehilfen, so genannte Wizzards benutzt. Es lassen sich Daten auf
vielfältige Weise importieren. Unterstützte Formate sind: PDF, CSV, XML, PTM, ECIX u.v.a.
Elektrische Simulation mit PSpice
Parallel zu den Übertragungsprotokollen, findet die Entwicklung der einzelnen
Funktionsblöcke statt. Hier wird die gewünschte Funktionalität mit einer elektrischen
Schaltung erzeugt. Um die richtige Wahl der Bauteile zu treffen, wurden früher
Testaufbauten gefertigt und das Verhalten der Bauteile und Signale mit dem Oszilloskop
gemessen. Heute kann man auch das elektrische Verhalten einer Schaltung virtuell simulieren
und so die Entwicklungszeiten reduzieren.
Mit der sensitiven Analyse in PSpice lassen sich die kritischen Parameter der
Schaltung ermitteln, die bei kleinsten Schwankungen das Verhalten der Ausgangsgröße
am meisten verändern. Sobald die kritischen Parameter gefunden sind, kann die Schaltung
automatisch so optimiert werden, dass sie, bei größten möglichen Toleranzen, einen
stabilen Arbeitspunkt hat. Nach dieser Analyse lassen sich unkritische Bauteile durch
günstigere Komponenten mit weiteren Toleranzen und kritische durch genauere mit engeren
Toleranzen ersetzen. Somit lassen sich Schaltungen im Hinblick auf Kosten und Performance
optimieren.
Mit der MonteCarlo - Analyse lässt sich ermitteln, wie groß die Fertigungstoleranzen sein
werden und dementsprechend wie groß die Ausbeute in der Fertigung sein wird. Ist die
Ausbeute zu gering, muß entweder die Schaltung weiter optimiert oder ein anderer
Lösungsansatz gefunden werden. Durch diese Analyse lassen sich Kosten, die durch hohe
Ausfallraten hervorgerufen werden, vermeiden.
Mit der Stressanalyse (Smoke) wird zusätzlich berücksichtigt, wie lange ein Bauteil mit
seiner maximalen Balastungskurve betrieben wird. Dies hat auch Auswirkungen auf die
Ausfallwahrscheinlichkeit während des Betriebs des Bauteils und damit auch auf die
Qualität der zu fertigenden Geräte. Mit PSpice lassen sich nicht nur analoge Schaltungen,
sondern auch digitale Logikschaltungen (A/D-Wandler, Schmitt-Trigger) simulieren.
Funktionale Verifikation
Sind in der Schaltung auch komplexere Logikbausteine wie CPLD, FPGA, ASIC oder
Micro- Prozessoren, kann deren logisches Verhalten simuliert werden. Mit Concept HDL
erzeugte Schaltpläne können 1:1 in NC-Sim übernommen werden, da sie bereits in einer
Hardwarebeschreibungssprache gespeichert werden und es zu keinen Fehlern durch
Konvertierung kommen kann.
Wenn komplexe Teile der Schaltung nicht als Logik gezeichnet wurden, sondern in den
Programmiersprachen VHDL oder Verilog für programmierbare Bausteine erstellt wurden,
können diese sowohl in Concept HDL eingebunden bzw. in NC-Sim simuliert werden.
Physikalische Umsetzung
Bevor mit der physikalischen Umsetzung begonnen werden kann, muss die Leiterkarte
spezifiziert werden. Hierzu ist neben den physikalischen Abmessungen auch der Lagenaufbau
von Bedeutung.
Die physikalischen Abmessungen können zwar im Layoutprogramm Allegro einfach erstellt
werden. Jedoch sieht der realistische Arbeitsablauf in den meisten Firmen so aus, dass die
Abmessungen aus einem mechanischen CAD - Werkzeug importiert werden. So geben die Mechaniker
meist die Kontur, Bohrlöcher für Befestigungen und Sperrflächen für Bauteile mit einer
bestimmten Höhe vor. Die mechanischen Konstrukteure können vorab bereits den Ein- und
Ausbau der Leiterkarte mit 3D Modellen simulieren.
Sobald die Kontur eingelesen ist, können die Bauteile so platziert werden, dass die gesamte
Leiterkarte später in das Gehäuse passt. Wenn ein exaktes Platzieren für die 3D - Simulation
beim Ein- und Ausbau notwendig ist, kann die Feinjustierung der Bauteilposition auch im
mechanischen CAD-System erfolgen. Die Daten werden hier über die Schnittstellen IDF oder
DXF übertragen.
Der Lagenaufbau einer Platine ergibt sich aus der reinen Anzahl von Verbindungen, die
entflochten werden müssen. Wenn die Signale mit schnellen Anstiegszeiten auf der Karte
übertragen werden, ist ein Abgleich der Leiterbahn mit dem Wellenwiderstand der Bauteile
notwendig. In diesem Fall spricht man von impedanzkontrollierter Fertigung der Leiterkarte.
Dafür werden meist definierte Versorgungslagen eingefügt. Um bei noch höheren
Taktfrequenzen das Rauschen der Stromversorgung (Common Mode Noise) gering zu halten,
kann es erforderlich sein, ein oder mehrere so genannte Versorgungslagenpärchen
einzuführen, welche als Plattenkondensator direkt an den Bauteilen fungieren.
Bei der Wahl des Lagenaufbaus hilft das Simulations - Tool Allegro SI,
mit dem in "What-if" - Analysen der optimale Lagenaufbau erarbeitet werden kann.
Bei impedanzkontrollierten Leiterkarten wird aus der Karte als pure Verbindung zweier
Punkte ein komplexes Bauteil mit elektrischen Eigenschaften, die nicht mehr vernachlässigt
werden dürfen.
Floorplanning
Nachdem die wesentlichen Teile der elektrischen Schaltung erstellt und die
dazugehörigen Regeln in den Constraint Manager eingegeben wurden, kann mit dem
Floorplanning begonnen werden. Die Kunst beim Floorplanning ist es, die Bauteile so zu
platzieren, dass die mechanischen und elektrischen Vorschriften eingehalten werden und
das Design leicht zu entflechten ist. Auch hierbei unterstützt Allegro SI den Entwickler,
da ein integrierter Autorouter schnell für Machbarkeitsstudien benutzt werden kann. Durch
gutes Floorplanning lassen sich die Bauteile so platzieren, dass sie überhaupt bzw. einfach
entflochten werden können.
Layout
Wenn die kritischen Bauteile platziert sind, kann der Layouter mit dem Entflechten der
Leiterplatte beginnen. Hier wird der Layouter in Allegro, dem Layout Tool, interaktiv
unterstützt, die elektrischen Vorgaben wie minimale und maximale Leitungslänge oder die
vorgegebene Impedanz einzuhalten. Bei differentiellen Leitungspaaren werden beide
Leitungen automatisch parallel gemäß den Regeln geroutet. Selbst bei komplexen Strukturen,
in denen mehrere differentielle Signale mit der gleichen Länge geroutet werden sollen,
kann dies interaktiv von Hand, oder automatisch mit dem Allegro Autorouter SPECCTRA geschehen.
Testpunkte für die spätere Endkontrolle können auf den Leiterbahnen manuell oder
automatisch gesetzt werden oder bereits vorhandene Testadapter wiederverwendet werden.
Auch hier lassen sich verschiedene Regeln für die Testpunkte eingeben. Diese Regeln
können die genaue Anzahl und den Pin pro Netz beschreiben, an denen ein Testpunkt sein darf.
Es ist auch möglich Testpunkte unter Bausteinen zu erlauben, die erst nach dem Test in den
Sockel gesteckt werden.
Mit den Funktionen "Push and Shove" lassen sich Leiterbahnen und Durchkontaktierungen mit
einstellbarer Sensibilität verschieben. So bahnen sich die Leiterbahnen bahnen sich einen Weg durch
ein bereits entflochtenes Gebiet. Wenn bewusst oder unbewusst gegen Vorgaben verstoßen
wird, zeigt Allegro dies mit einem Online Design - Rule - Check (DRC) an. Eine Leiterkarte ist
erst dann fertig, wenn alle DRCs behoben sind.
Power Integrität
Das Platzieren der so genannten Abblockkondensatoren wurde in der Vergangenheit nach
Daumenwerten oder Faustregeln durchgeführt. Dies ist nur bis zu Taktfrequenzen von
einigen hundert Megahertz möglich. Ist die Taktfrequenz höher, müssen auch hier genauere
Betrachtungen in Bezug auf die Zielimpedanz der Stromversorgung vorgenommen werden.
Mit Allegro PI (Power - Integrity) lassen sich die Wirkungsradien der Kondensatoren exakt
bestimmen. Mit Hilfe der Platzierungshilfe im Tool wird dem Entwickler angezeigt, an
welcher Stelle er einen Kondensator mit einer speziellen Resonanzfrequenz anbringen
sollte, um die beste Wirkung zu erzielen. Erst wenn die Zielimpedanz über das gesamte
Board erreicht ist, lassen sich Fehlschaltungen aufgrund schwankender Betriebsspannung
vermeiden.
Ausgabe der Daten
Die Ausgabe der Daten für eine Leiterkarte findet üblicherweise im Gerber, extended Gerber
oder Valor ODB++ Datenformat statt. Anschließend werden aus diesen Daten Filme erstellt,
mit denen dann die einzelnen Lagen photochemisch umgesetzt werden. Zusätzlich werden noch
Pläne mit den Bohrdaten und Bohrdurchmessern ausgegeben.
|
|
PCB Design (OrCAD)
PCB Design (Allegro)
PSpice Simulation
3D PCB Design (Nextra)
Netlist Compare (Doctar)
CAM Data (Gerbtool)
DFM / DFA / DFT
FloWARE Userware
|
