Differentielle Signalführung in PCBs:
Erleichterung mittels einer neuen Design-Methode
Heiko Dudek, Sr. Technical Marketing Manager, Cadence Design Systems
Dragan Tasic, Senior Technical Leader, FlowCAD GmbH
Die traditionelle Vorgehensweise beim Entwickeln von digitalen Schaltungen kommt wieder einmal an ein Ende und verlangt nach neuen Wegen. Die Möglichkeiten, bis wann eine Datenübertragung mit gemeinsammen Clock Signal eingesetzt werden kann, ist im wesentlichen begrenzt durch die Anstiegszeit (bzw. Abfallzeit) und die Leitungslänge. Sind diese Grenzen erreicht, kann der Ansatz der differentiellen Signalen gewählt werden.
Besonders in den Bereichen Netzwerk-Infrastruktur und Telekommunikation wird verstärkt auf differentielle Signale und Leiterbahnführung gesetzt – eine Technologie, die besonders geeignet ist, Daten in Höchstgeschwindigkeit über relativ weite Entfernungen zu transportieren. Die Technologie differentieller Signalübertragung bietet bedeutende Vorteile gegenüber den ‚Single-Lines’: Geringere Empfindlichkeit gegen Übersprechen, weniger elektromagnetische Emissionen, niedrigere Versorgungsspannung und weniger Empfindlichkeit gegenüber Störungen in der Stromrückführung durch die Masse-Ebene.
Jedoch handelt es sich um eine komplexere Designs für das Gesamtsystem. Es müssen mehr und mehr Vorgaben festgelegt und eingehalten werden. Deren Verwaltung stellt eine weitere Anforderung an die Entwicklung.
Um die Vorteile der differentiellen Signale für ein Design nutzen zu können, müssen PCB Ingenieure die Signalqualität entlang des gesamten Weges vom Silizium, dem IC Gehäuse, der Leiterkarte und wieder zurück über ein IC Gehäuse zum Silizium gewährleisten können. Dabei ist es häufig notwendig, das Erfahrungen aus verschiedenen Bereichen eines Entwicklungsteams genutzt werden müssen. Dieser Beitrag stellt eine Design Methodik vor, die diesen Prozess beschleunigt und zeigt auf, wie EDA Software Firmen bei der Implementierung eines neuen Entwicklungsprozesses behilflich sein können.
Differentielle Leitungsführung, ein Abriss
Bei der Technik differentieller Leitungsführung wird ein und dasselbe Signal – einmal normal (nicht invertiert) und einmal invertiert – über zwei Leiterbahnen transportiert. Das Leitungspaar muss gekoppelt sein, damit sich äußere Einflüsse auf beide Signale gleichartig auswirken. Beide Treiberausgänge senden dabei Signale entgegengesetzter Polarität. Das differentielle Signal wird daraus wie folgt gebildet: V_diff = V_inv – V_noninv.
Diese mathematische Operation wird im Empfänger, genauer gesagt den beiden Empfänger-Eingängen bewerkstelligt. Um Signale zu Simulieren, werden Modelle benötigt. Im Falle von ‚Behavioral’ Modellen (wie etwa IBIS) sind die beiden Treiber/Empfänger als zwei getrennte I/O Zellen implementiert und werden auf Bausteinebene (IBIS Device) entsprechend angesteuert. Für differentielle Signale werden die I/O Modelle als Transistor-Logik verwendet, bei denen es sich um einen Treiber/Empfänger mit komplementären Eingängen/Ausgängen handelt. Alle zur Kontrolle der Signalintegrität relevanten Messungen werden am differentiellen Signal durchgeführt.
Vier Schritte zum Erfolg
1. Virtuelles Prototyping:
Im ersten Schritt überlegt sich der Entwickler das Prinzip der Datenübertragung für dieses Signal. Er entscheidet sich für eine Art der Terminierung und andere schaltungsrelevanten Teile. Der erste Schritt beinhaltet also eine Pre-Layout Analyse (Simulation) um die Design-Parameter einer idealen physikalischen Implementierung (differentielle Impedanz und differentielle Laufzeitenverzögerung) zu bestimmen. Dabei ist es im zwingend notwendig, eine differentielle (ideale) Übertragungsleitung als eine Einheit betrachten zu können, bei der die Parameter differentielle Impedanz und Laufzeitenverzögerung parametrisiert werden können. Die virtuellen Messungen (Simulationen), die dabei durchgeführt werden, hängen vom Übertragungsprotokoll ab: Flight Times für Common Clock, Skew für Source-Synchron (auch bezeichnet als Clock-Forward) und Augenöffnung für CDR (Clock Data Recovery).
2. Nicht ideale Verhältnisse:
Da die Signale nicht virtuell übertragen werden, sondern konkret über Leiterbahnen, müssen zu den ersten virtuellen Betrachtungen jetzt die physikalischen Gegebenheiten berücksichtigt werden. In einem zweiten Schritt müssen nun differentielle Impedanz und Laufzeitenverzögerung in Leiterbahnbreite, Abstand und Länge umgesetzt werden – hierzu bietet sich ein Feldberechnungsprogramm an, das, am besten in das Layout oder Signalintegritäts-System eingebettet, unterschiedliche Leiterbahnquerschnitte (Trapezformen, die je nach Herstellungsprozess entstehen können) sowie Oberflächenbeschaffenheit und dielektrisches Verhalten der Isolationsmaterialien berücksichtigen kann. Für diesen Schritt findet sich auch die Bezeichnung ‚Solution Space Analysis’.
3. Toleranzen:
Als dritter Schritt zum Bestimmen der Implementierungs-Parameter (auch als Design-Regeln oder Routing-Regeln) ist einzigartig für differentielle Signale. Nachdem die physikalische Umsetzung erfolgt ist, ergibt sich beispielsweise ein idealer Wert für einen Abschlusswiderstand von 101,2345 Ohm. Da solche Werte nicht realistisch sind, müssen jetzt Betrachtungen der Toleranzen der Bauteile und Fertigung festgelegt werden. Hier gilt die Faustregel, so große Toleranzen wie möglich und es trotzdem noch funktioniert. Der Entwickler kann mit Hilfe von Simulationsprogrammen alle Kombinationen von minimaler und maximaler Toleranz durchspielen und somit den Worst Case Fall betrachten und damit sicher stellen, dass die Schaltung bei den gegebenen Toleranzen immer funktioniert. Toleranzen sind hier nicht nur bei den Bauteilen, sondern auch in der Fertigung der Leiterkarte, wie auch in den Vorgaben der Leitungslänge für den Layouter. Gegebenenfalls können Toleranzen verringert werden um Kosten zu sparen, oder müssen erweitert werden, damit die Schaltung später auch sicher funktioniert.
Toleranzen in der Leiterbahnbreite und der Abstand der differentiellen Leiterbahnen bestimmen die differentielle Impedanz. Toleranzen beim Längenunterschied der beiden Leitungen, ein Phasenunterschied auf den beiden Leitungen, eine maximale Länge einer Verletzung der Abstandsregel (z.B. beim fan-out) und die Lage zu den Referenzlagen Power und Ground bestimmen die Qualität des Signalverlauf, also die Signalintegrität. Trotz aller worst-case Kombinationen der Toleranzen muss die gesamte Übertragungsstrecke die Anforderungen erfüllen.
4. Die Realität
Der vierte und letzte Schritt ist die Post-Layout-Verifikation der implementierten Leiterbahnen, Durchkontaktierungen, IC Gehäuse und Steckverbindungen.
Eine reine Post-Layout Simulation bringt zwar Fehlverhalten zu Tage, gibt aber noch kaum Aufschluss über geeignete Maßnahmen zur Abhilfe. Sogenanntes ‚De-Bugging’ hilft hier weiter: Tritt ein Fehler auf, wird aus dem gerouteten Layout eine schematische Extraktion aller beteiligten Leiterelemente, einer Verbindung vom Treiber zu Empfänger(n) gewonnen. Jetzt können wieder virtuell schrittweise Veränderungen von Simulationsparametern durchgeführt werden und nach dem finden der richtigen Lösung diese Erkenntnisse als neue Vorgaben auf das Design übertragen werden. Ein einfaches Beispiel hierfür ist die Simulation eines Netzes mit und ohne Durchkontaktierungen: Funktioniert es mit 10 Durchkontaktierungen nicht, aber funktioniert es ohne Durchkontaktierungen, so muss eine neue Design-Regel über die maximale Anzahl von Durchkontaktierungen aufgestellt werden.
...und wo ist die Bedienungsanleitung?
In den neuesten Versionen 15.0 des Signalintegritäts-Systems SPECCTRAQuest der Firma Cadence wurden alle nötigen Funktionen für das oben beschriebene Verfahren integriert. Diese Tools von Cadence unterstützen bereits diese neue Vorgehensweise zum entwickeln von komplexen Designs mit differentiellen Signalen. Eine neue Methodik ist immer einem Lernprozess unterworfen der sich auf das gesamte Entwicklungsteam ausweiten muß. Hierzu bietet Cadence nicht nur das Training für die Tools an, sondern auch Schulungen der neuen Design Methodik für komplexe Schaltungen mit differentiell übertragenen Daten.
High Speed Expertise.
Auch ändern sich mit dem oben definierten Prozess die Spielregeln für die Evaluierung und Implementierung des physikalischen Layouts. Bisher bestand die Hauptaufgabe des Layouters darin, eine Hardware zu entwickeln, die die Logik des Designs sowie seine Herstellbarkeit garantiert. Dies ist natürlich immer noch wichtig, nur sind noch einige elektrische Design-Regeln hinzugekommen.
Um allen Anforderungen gerecht zu werden, muss der PCB Layouter das Design mit seinen Regeln, die Herstellbarkeit und Testbarkeit gegeneinander abwägen, um zu einem optimalen Ergebnis zu kommen. Diese Veränderung im Design-Prozess hat auch das Modell beeinflusst, nach dem Cadence die Anwender seiner EDA Software unterstützt. Vor vier oder fünf Jahren gab es viele einzelne Entwicklungs Tools (Stromlaufplan, analoge Simulation, Layout, Autorouter,…), die von verschiedenen Mitarbeitern nacheinander verwendet wurden. Durch die steigende Anzahl der Design Regeln und deren komplexen elektrischen Zusammenhängen bei der physikalischen Umsetzung, ist es notwendig, dass diese Anwender mehr über den gesamten Entwicklungsablauf wissen und die Auswirkungen von Vorgaben (Constraints) besser abschätzen können. Zum anderen zwingt eine geringere Entwicklungszeit die Entwickler und Layouter dazu nicht mehr sequenziell, sondern in Ihren Prozessen überlappend zu arbeiten. Wie auch die Design Teams, mussten auch die Point-Tools zu einem Design-Flow zusammenwachsen. Nicht genug, dass die Schnittstellen zwischen den Tools fehlerfrei funktionieren, sondern auch eine gemeinsamme Datenbasis für die Regeln ist eine Hauptforderung. Mit einem so genanten Constraint Manager werden bei jedem der oben beschriebenen vier Schritte Regeln festgelegt, oder später verfeinert.
Derartige Werkzeuge funktionieren dann gut, wenn zu jedem Zeitpunkt die Absicht hinter allen Design-Regeln und Maßnahmen für jeden Anwender bekannt ist. Auch weit nach der Fertigung der Leiterkarte ist die richtige Dokumentation der Regeln und die Voraussetzungen unter denen diese Regeln entstanden sind wichtig. Im Falle eines Re-designs müssen evtl. andere Mitarbeiter schnell in der Lage sein kleine Änderungen durchzuführen, ohne die vorgeschriebenen Regeln zu verletzen. In vielen Fällen jedoch ist dem Entwickler zu Beginn des Designs zwar bewusst, dass einzelne Bereiche des Designs besonderer Aufmerksamkeit bedürfen – welche konkreten Maßnahmen aber genau zum Erfolg führen, ist noch unklar. Ein typisches Beispiel hierfür ist die Implementierung differentieller Leiterbahnen: Der gewohnte Ansatz ist, einigen Design-Regeln wie Gleichlängenvorgaben oder konstanter Leiterbahnabstand und konstante Leiterbahnbreite besondere Aufmerksamkeit zu schenken, ohne sich dabei aber genau über die Toleranzen und deren Auswirkungen auf den Layouter im Klaren zu sein. Wie sollen solche Fälle also behandelt werden?
Wie im ‘Vier-Schritte-Prozess’ erklärt, muss früh im Entwicklungszyklus angesetzt werden und alle Auswirkungen von Änderungen im Design mit den ursprünglichen Anforderungen verglichen werden. Dies kann als radikale Veränderung gesehen werden, waren doch traditionsgemäß die Kommunikationskanäle (genauso zwischen Mitarbeitern wie zwischen verschiedenen Software Tools) nicht besonders stark und wenn dann mit einer Hauptrichtung ausgeprägt. Diese Barriere zu überwinden, ist keine leichte Aufgabe. Cadence hat die Erfahrung gemacht, dass die Expertise seiner Support-Ingenieure bei verschiedenen Kunden sehr viel dazu beitragen kann.
Zusammenfassend ist festzustellen, dass High-Speed Technologie eine andere Gangart bei den Möglichkeiten der Entwicklungstools, der Design-Planung, dem Constraint Management und Produktrealisierung erzwungen hat. Differentielle Signale sind ein sehr guter Indikator für diesen Trend, der in Zukunft sicher noch fortgesetzt wird.
|
|
PCB Design (OrCAD)
PCB Design (Allegro)
PSpice Simulation
3D PCB Design (Nextra)
Netlist Compare (Doctar)
CAM Data (Gerbtool)
DFM / DFA / DFT
FloWARE Userware
|
