FlowCAD EDA Software für PCB, FPGA, Package und ASIC Design FlowCAD

FlowCAD Glossar

FlowCAD hat in dieser Tabelle häufig verwendete Begriffe und deren Bedeutung zusammengestellt. Über Anregungen zu fehlenden Begriffen freuen wir uns und werden diese entsprechend aufnehmen.

Begriffserklärungen:

1149.1 IEEE: Test Access Port and boundary scan architecture
1149.6 IEEE: AC coupled and differential signals
ADC Analog to Digital Converter
AiBT Auto interactive Break Out
AiCC Auto interactive Convert Corner
AiDT Auto interactive Delay Tune
AiPT Auto interactive Phase Tune
API Application Programming Interface
ASIC Application Specific Integrated Circuit
ASPM Active State Power Management
BOM Bill of Material (Stückliste)
Bottom Unterster Layer der Platine auch Lötseite genannt
BSDL Boundary Scan Description Language
CIS Component Information System
Class Netzklasse oder eine Gruppe von Signalen mit gleichen Regeln
Clearance Abstand zwischen zwei oder mehr leitenden Elementen
CMOS Complementary metal oxide semiconductor
CPLD Complex Programmable Logic Device
DAC Digital to Analog Converter
DFA Design For Assembly
DFF Design For Fabrication
DFM Design For Manufacture
DFT Design For Testability
DRC Design Rule Check (Überprüfung der Designregeln)
DUT Device Under Test
EEPROM Electrically Erasable and Programmable Read Only Memory
EMB Elektromagnetische Beeinflussung (EMI)
EMC Electromagnetic compatibility (EMV)
EMI Electromagnetic interference (EMB)
EMV Elektromagnetische Verträglichkeit (EMC)
EOL End of Life
ESD Electrostatic discharge
ERC Electical Rule Check
ESR Equivalent series resistor
Excellon Datenformat für CNC-Bohr- und Fräsmaschinen
FCoE Fibre Channel over Ethernet
FEC Forward Error Correction
Fiducial Passermarke auf einem Film oder Maske als Referenzpunkt
FMEA Failure Mode Effects Analysis
FMECA Failure Mode Effects Criticality Analysis
Footprint Alle Pads und Bezeichnungen eines Bauteils für das PCB Layout
FPGA Field Programmable Gate Array
FR-4 Trägermaterial einer Leiterplatte mit Epsilon-Wert 4
FTA Fault Tree Analysis Fehlerbaum Analyse
Gerber Ausgabeformat für Filme je PCB-Lage
GRE Global Route Environment
Heat relief Steg beim Anschlußpad um Wärmeableitung beim Löten zu verhindern
IAR Inner Annuar Ring
IEEE Institute of Electrical and Electronics Engineers
IGBT Insulated-gate bipolar transistor
IIC Inter-Integrated Circuit (I2C)
IPC Institute for Interconnecting and Packaging electronic Circuits
IPC 2581 Herstellerunabhängiger Standard zum Datenaustausch für Lagenaufbau und Fertigungsdaten
Impedance Komplexer Wellenwiderstand
I/O Input / Output
JA Thermischer Widerstand Junction Ambient
JB Thermischer Widerstand Junction Base
JC Thermischer Widerstand Junction Case
JTAG Joint Test Action Group
Layer Lage (Film) einer Platine mit Leiterzügen, Flächen, Lacken und Aufdrucken
LTSSM Link Training Status State Machine
Metalized Beschichtet mit leitfähigem Material
Mil 1/1000stel Zoll 0,0254mm
MTBF Mean Time To Failure
MTTR Mean Time To Repair
MOSFET metal oxide semiconductor field-effect transistor
Net (Netz) Eine gewünschte Verbindung zwischen zwei oder mehreren Pins
Net Class Netzklasse oder eine Gruppe von Signalen mit gleichen Regeln
nTRST Test Reset (Active low TAP Signal)
NVM Express Non-Volatile Memory Express
OAR Outer Annual Ring
Pad Anschluß- bzw. Lötfläche füe elektrische Bauteile
Padstack Geometrisches Gebilde aus Anschlussflächen auf allen Lagen, Wärmefallen und Durchkontaktierung
PCB Printed Circuit Board, gedruckter Schaltungsträger (Leiterplatte)
PCN Product Change Notification
PDS Power Delivery System (Strom-/Spannungsversorgungssystem)
Pin Anschluss eines Bauteils (Beinchen)
Plane Kupferfläche
Plated Beschichtet mit leitfähigem Material
Power Dissipation Verlustleistung
Power Plane Kupferfläche mit Masse oder Versorgungsspannung verbunden
Push and Shove Routen einer Leiterbahn durch Verschieben von Platinenelementen rund um die Bahn, um genug Abstand für die neue Leitung zu haben
Protruding Durchstoßen von embedded Bauteilen in benachbarte Innenlagen.
PWM Pulsbreiten-Modulation (pulse width modulation)
QIRQuarterly Intermediate Release
Ratsnest, rat's nest Sichtbare Darstellung aller unverbundenen Netze (airlines / Luftlinien)
RBD Reliability Block Diagram
Resist Maske für Schutzlack gegen unerwünschten Lot auf Leitungen, solder mask
Resistor Ohmscher Widerstand
Shape Kupferfläche
Short Unerwünschter Kurzschluß zwischen Leitungen oder Pins
Silk Screen Bestückungsdruck für Namen der Bauteile oder Logos
Solder mask Maske für Schutzlack gegen unerwünschten Lot auf Leitungen
SMD Surface Mount Device
SMT Surface Mount Technology
SRIS Separate RefClk Independent SSC
SSC Spread Spectrum Clocking
SSD Solid State Drive
SSO Simultaneous Switching Output
SSO pushout Signalverzögerungen durch Simultaneous Switching Output
Stackup Lagenaufbau der Platine
STAPL Standard Test And Programming Language
Starrflex Leiterplatte mit planaren und flexiblen Bereichen
SVF Serial Vector Format
T2B Transistor- zu Behaviour-Modell Konvertierung
TA Umgebungstemperatur (Temperature Ambient)
TAP Test Access Port
TCK Test Clock (TAP Signal)
TDI Test Data Input (TAP signal)
TDO Test Data Output (TAP Signal)
Terminal Anschluss eines Bauteils (Beinchen)
THT Trough-hole Technology, Löten auf der Unterseite
TMS Test Mode Select (TAP Signal)
Tombstone Effekt, dass sich SMD-Bauteile beim Reflow-Löten aufstellen wie Grabsteine
Top Oberster leitender Layer, Bestückungsseite
Trace Leiterbahn
Track Leiterbahn
UUT Unit Under Test
Vault Gesicherter Bereich (z.B. Laufwerk / private cloud)
Via Durchkontaktierung
VITA VME International Trade Association